Project Details
Abstract
為實現系統晶片的理想，目前有關低電流低功率電路設計方式己成為一個重要的研究課題.因此在本計畫中我們擬發展在矽晶片上以傳統CMOS 製程製作四相位壓控振盪器的設計做一深入的研究，而在此一設計上則有別於傳統設計方法以疊接式及互補式設計以使用再生電源並降低所需之功率。同時我們也將使用RC 延遲線的設計以期能進一步降低功率消耗。我們亦將委託國科會晶片中心使用TSMC 0.18CMOS 製程來製作一個工作在5.8GHz 的振盪器並能有200MHz 的可調範圍及最大的相位雜訊為–110dBc/Hz 在1MHz 偏移處。
Project IDs
Project ID:PB9308-3957
External Project ID:NSC93-2215-E182-006
External Project ID:NSC93-2215-E182-006
| Status | Finished |
|---|---|
| Effective start/end date | 01/08/04 → 31/07/05 |
Fingerprint
Explore the research topics touched on by this project. These labels are generated based on the underlying awards/grants. Together they form a unique fingerprint.