Low-Error and Hardware-Efficient Evolutionary Compensation Circuit Design Incorporated in Low-Error Fixed-Width Booth Multiplier for Approximate Computing

Project: National Science and Technology CouncilNational Science and Technology Council Academic Grants

Project Details

Abstract

近似計算已成了目前相當熱門的研究領域之一,因為人工智慧的應用需要用到大量的近似計算單元。例如:醫學影像處理、機器學習、樣式識別、通訊、資料探勘/分析、多媒體等。現在的趨勢反而是,如何在低功耗的條件下,利用近似計算單元來達到高的計算效能,而固定長度乘法器是常被用於近似的計算單元。本計畫中,我們是首先提出利用進化以實現固定長度乘法器的補償電路自動設計。所提出的補償電路通過利用自動進化演算法結合了期望值估計和設計電路去產生我們要的補償值,不需要兩步驟轉換。大量簡化電路複雜性及能耗,可以提供電路設計者選出每個應用適合的電路架構。透過本計畫的執行,可擴大產業之人工智慧的應用層面,特別在醫學影像處理方面。

Project IDs

Project ID:PB11307-4409
External Project ID:NSTC113-2221-E182-041
StatusFinished
Effective start/end date01/08/2431/07/25

Keywords

  • Fixed-width booth multiplier
  • Evolution Algorithm
  • Multi-Objective Optimization
  • Approximate computing
  • Automatic compensation circuit generation

Fingerprint

Explore the research topics touched on by this project. These labels are generated based on the underlying awards/grants. Together they form a unique fingerprint.