Low-Power Register File Design for Appling Superscalar Architecture in Embedded Processors

近年來，隨著嵌入式系統應用的複雜化，高效能的微處理器架構越來越重要。但是傳統高效能微處理器的暫存器檔案架構，其電耗和複雜度皆相當高。多項研究指出Multi-banked register file(MBRF)架構是解決上述問題較可行的方法之一。MBRF應用到嵌入式系統時，會有嚴重的leakage power問題。如果我們針對MBRF這種架構設計低電耗電源調整機制，就可以將之應用到高階嵌入系系統中。在設計低電耗的MBRF架構時，主要面臨下列問題：(1) 如何改變原本MBRF的資料配置策略，以降低電耗。(2) 如何避免不當的資料配置策略，造成嚴重的效能損失。本計劃以一年為期，針對multi-banked register file設計低電耗之資料存取機制。我們首先分析MBRF的電耗來源，再分別針對不同架構(微處理器是否具備register renaming機制)，以temporary values的存取行為作為暫存器指派的依據。接下來探討不同的暫存器指派策略對效能/電耗造成的影響，我們設計了電耗/效能評估機制和Heterogeneous MBRF架構去解決效能損失的問題。在硬體設計方面以最少的外加電路來調控MBRF的電源供應，並以個別Bank作為電壓調整單位以降低硬體成本。預計開發雙重電源切換機制與bank-level電壓調整控制訊號產生器。所有的工作皆必須透過一個完整的微處理器實驗平台進行系統模擬與驗證。經由本計劃的研究，可培養參與人員對嵌入式系統的晶片設計有一全面性之深入瞭解，並從中學習處理器電耗效能評估之重要性，預期可以提昇嵌入式系統領域的研發能量。

Project ID:PB9508-3996
External Project ID:NSC95-2221-E182-020