Low Power Register File Design For Embedded Processors

低電耗的微處理器核心一直是嵌入式系統領域中非常重要的課題。近年來，各種低電耗架構相繼被提出研究，然而低電耗的暫存器檔案(register file)設計卻不多見。缺乏低電耗register file的設計，使得常見的嵌入式微處理器產品中register file的大小無法有效擴充，進而成為效能提昇的瓶頸。在設計低電耗的register file架構時，主要面臨下列的問題：(1) 只單純考慮register file硬體架構上的調整或設計，無法有效解決dynamic power 消耗的問題。(2) 只單純考慮編譯器在編譯程式過程中，重新配置registers以產生低電耗的程式執行碼，如此方法的複雜度過高且極易造成效能損失。本計劃以一年為期，利用軟硬體共設計的原則來設計低電耗的register file架構。我們將由低電耗的嵌入式微處理器架構著手，分析register file的電耗來源。再由system-level的觀點，區別硬體架構與軟體編譯器各自的分工。在硬體架構方面以最少的外加電路來調控register file的電源供應。預計開發多重電源管理機制與暫存器內含值備份機制。在軟體編譯器方面，則設計動態電源控制指令，透過程式分析將之置入執行碼中交由硬體外加電路來執行。包含的工作有電源控制指令集設計與電源控制指令標註之決策。所有的工作皆必須透過一個完整的微處理器實驗平台進行系統模擬與驗證。經由本計劃的研究，可培養參與人員對嵌入式系統的晶片設計有一全面性之深入瞭解，並從中學習System-level電耗效能評估之重要性，預期可以提昇嵌入式系統領域的研發能量。

Project ID:PB9408-3259
External Project ID:NSC94-2213-E182-017