The Process Development for Nitrided and Fluorinated High K Gate Dielectrics and Metal Gates

由於元件的縮小趨勢，傳統材料的應用漸漸不符合ITRS Roadmap 的需求，因此新材料的時代已經來臨，傳統的閘極氧化層(SiO2)在厚度小於2nm 時，直接穿隧漏電流會明顯的增加，高介電係數材料可以藉由其較高的介電常數值，得到相對於SiO2 較厚的實際厚度，漏電流也因此明顯的降低。另外，金屬材料因可以避免poly-depletion 及硼穿透的問題，故也成為研究的重點之一，下列為針對高介電係數材料及金屬閘極將要面臨的問題:(1). 高介電係數材料: 熱穩定性、介面層 (interface layer) 的品質控制、遲滯效應、電荷捕捉效應、費米能階pinning 效應和低通道電子或電洞遷移率等等。(2). 金屬閘極材料: 熱穩定性、功函數的匹配和費米能階pinning 效應等等。針對這些缺點，本計畫將逐步的來探討，並希望研發出新穎的製程，以改善元件的特性並能夠解釋其中的機制為目的，計畫中實驗的方法主要分為氟化及氮化的部分，分別對MOS 結構中不同的部位做分析，最後再完成整體的MOSFET 元件，更進一步的來探討元件的電性分析。本計畫高介電材料是以HfO2，而金屬閘極材料是以HfN、TiN 或TaN 研究為主，目前已經有初步的結果，接續的研究重點將以下列說明:(一)HfO2 的氟化與氮化製程開發與特性分析:本研究群長期以研究閘極氧化層為主，近年研究HfO2，發現HfO2 的界電質特性相當良好，不過介面需要有特殊的氮化或氟化處理，而且其Trapping 的現象與傳統的氧化層非常不同，因此研究重點分為:1. 在矽表面利用電漿或是離子值入的方式氟化或氮化2. 在高介電材料表面或高介電材料/金屬閘極的介面利用電漿或是離子值入的方式氟化或氮化3. 各種濺鍍的參數對介面層厚度及品質的影響4. 熱穩定性分析(二)Metal Gate (HfN、TiN 與TaN) 氟化與氮化製程開發與特性分析:複晶矽閘極的空乏效應，造成驅動電流無法大量上升。以及功函數差質將使的臨界電壓難以利用傳統的離子佈值調整，近幾年又發現費米能階的pinning 現象造成高的臨限電壓(Vt)，因而金屬閘極的功函數差質將是一關鍵性的應用。因此研究重點將以下列說明:1. 尋找電阻率及功函數的最佳製程參數2. 在金屬閘極表面利用電漿或是離子值入的方式氟化或氮化3. 在高介電材料/金屬閘極的介面利用電漿或是離子值入的方式氟化或氮化4. 熱穩定性分析(三)具有金屬閘極與高介電絕緣層之MOSFET 元件製程開發與特性分析:1. MOSFET 元件基本電性及可靠性分析2. 高介電係數材料及金屬閘極對整體元的效益分析

Project ID:PB9408-4473
External Project ID:NSC94-2215-E182-008