一種形成具有穩定臨限電壓之電晶體的方法

Jer-Chyi Wang; Chao-Sung Lai; PAICHI CHOU

一種形成具有穩定臨限電壓之電晶體的方法

Translated title of the contribution: THE MANUFACTURING METHOD FOR FORMING MOSFET HAVING THE STABLE THRESHOLD VOLTAGE

Jer-Chyi Wang (Inventor), Chao-Sung Lai (Inventor), PAICHI CHOU (Inventor)

Department of Electronic Engineering

Research output: Patent

Abstract

The invention discloses a manufacturing method to raise the stability of threshold voltage of MOSFET. Also, the invention develops the manufacturing process of MOSFET with tunable interface dipole gate oxide and Fermi-level pinning free metal gate.

Translated title of the contribution	THE MANUFACTURING METHOD FOR FORMING MOSFET HAVING THE STABLE THRESHOLD VOLTAGE
Original language	Chinese (Traditional)
IPC	H01L-021/336(2006.01);H01L-021/28(2006.01)
State	Published - 01 06 2015

Bibliographical note

公開公告號: 2.01338046E8
Announcement ID: 2.01338046E8

Cite this

@misc{fba5fac337474dbbaf3edc268648b210,

title = "一種形成具有穩定臨限電壓之電晶體的方法",

abstract = "本發明係一種形成具有穩定臨限電壓之電晶體的方法，首先提供正型矽半導體層，接著沉積成長第一氧化層，進行第一光罩與第一蝕刻製程，繼續進行沉積選擇性閘極氧化層，沉積選擇性閘極金屬層，進行第二光罩與第二蝕刻製程，接著進行離子植入法，再沉積第二氧化層，進行第三光罩與第三蝕刻製程，形成金屬層，最後進行第四光罩與第四蝕刻製程以形成本發明之具有穩定臨限電壓之電晶體的方法。",

author = "Jer-Chyi Wang and Chao-Sung Lai and PAICHI CHOU",

note = "H01L-021/336(2006.01);H01L-021/28(2006.01)",

year = "2015",

month = jun,

day = "1",

language = "繁體中文",

type = "Patent",

}

TY - PAT

T1 - 一種形成具有穩定臨限電壓之電晶體的方法

AU - Wang, Jer-Chyi

AU - Lai, Chao-Sung

AU - CHOU, PAICHI

N1 - 公開公告號: 2.01338046E8 Announcement ID: 2.01338046E8

PY - 2015/6/1

Y1 - 2015/6/1

N2 - 本發明係一種形成具有穩定臨限電壓之電晶體的方法，首先提供正型矽半導體層，接著沉積成長第一氧化層，進行第一光罩與第一蝕刻製程，繼續進行沉積選擇性閘極氧化層，沉積選擇性閘極金屬層，進行第二光罩與第二蝕刻製程，接著進行離子植入法，再沉積第二氧化層，進行第三光罩與第三蝕刻製程，形成金屬層，最後進行第四光罩與第四蝕刻製程以形成本發明之具有穩定臨限電壓之電晶體的方法。

AB - 本發明係一種形成具有穩定臨限電壓之電晶體的方法，首先提供正型矽半導體層，接著沉積成長第一氧化層，進行第一光罩與第一蝕刻製程，繼續進行沉積選擇性閘極氧化層，沉積選擇性閘極金屬層，進行第二光罩與第二蝕刻製程，接著進行離子植入法，再沉積第二氧化層，進行第三光罩與第三蝕刻製程，形成金屬層，最後進行第四光罩與第四蝕刻製程以形成本發明之具有穩定臨限電壓之電晶體的方法。

M3 - 專利

ER -

一種形成具有穩定臨限電壓之電晶體的方法

Abstract

Bibliographical note

Fingerprint

Cite this