使用低壓降穩壓電路作為補償技術之電荷幫浦式倍增電壓系統可使電壓輸出飽和化與抖動極小化應用於可吞入式人體內生醫晶片

Lin, Wei-Cheng (PI)
Liao, Chien Hung (CoPI)

電機工程學系(含學碩博士班及碩士在職專班)

研究計畫: 國家科學及技術委員會(原科技部) › 國家科學及技術委員會學術補助

摘要

(1) 鼓勵在校研究生投入積體電路產業，培育國家積體電路產業人才。(2) 多電壓系統之應用與開發，應用於內吞式與植入式醫療裝置的便利性。(3) 多電壓系統之應用與開發，加速應用在供電、充電、馬達多電源等技術的普及與標準化。(4) 多重電壓的供電系統，可以運用在其他非醫療用的消費性電子產品上，比方TFT顯器面板區驅動電路、OLED面板驅動電路、或者MicroLED 面板驅動電路所需要的多重閘級電壓源等。

Project IDs

系統編號:PB11007-3410
原計畫編號:MOST110-2221-E182-063

狀態	已完成
有效的開始/結束日期	01/08/21 → 31/07/22

Keywords

電子電機工程
電荷幫浦式倍增電路
低壓降穩壓電路
錯誤放大器
低抖動
電壓飽和
可吞入式
生醫晶片
非重疊時脈控制電路

存取研究計畫-專案

https://www.grb.gov.tw/search/planDetail?id=13880653

使用低壓降穩壓電路作為補償技術之電荷幫浦式倍增電壓系統可使電壓輸出飽和化與抖動極小化應用於可吞入式人體內生醫晶片

研究計畫-專案詳細資料

摘要

Project IDs

Keywords

存取研究計畫-專案

指紋