應用於DRAM之奈米ALD金屬閘極與高介電絕緣層製程開發(II)

本計畫將針對 ALD 的製程開發為研究目標，不僅關鍵性的製程需要克服，更將提出針對DRAM 創新型的ALD 製程，尤其針對金屬閘極與高介電絕緣層深入探討，其進項的研究重點將以下列說明:(一) DRAM 介電層之ALD HfO2 以及Al2O3 製程開發與特性分析:為了要能沉積數個原子層的厚度，必須要去開發一項先進且成熟的製造技術，ALD 是目前為止最有可能發展的技術。將針對下列細項研究1. Precursor 的研究。例如：2. Pre-clean Effects on the ALD interfacial layer。例如：diluted HF solution etching back process development.3. Nitrided and fluorinated HfO2 or Al2O3 Capacitor 的製造。4. Stacked SiO2/HfO2 or Al2O3 Optimization。5. Al doped HfO2 Capacitor 的製造。6. Reliability study for the ultra-thin dielectrics (effective thickness ＜1.2 nm)(二) DRAM 電極之ALD Metal Gate (W, Mo, Ta) 製程開發與特性分析:ALD 金屬閘極製程研發(W, Ti, Ta)，與傳統的閘極比較：1. Gate Dielectric Leakage2. Interface State3. Reliability (TDDB)4. ALD Metal Gate Capacitor with HfO2 dielectrics 的製造。5. ALD Metal Gate 的熱穩定性。（600~1000℃）6. ALD Metal Gate 的功函數計算與模擬。

系統編號:PB9402-0096
原計畫編號:NSC94-2623-7182-007-AT