研究計畫-專案詳細資料
摘要
在3C產品中。鎖相迴路和延遲鎖相迴路被廣泛的應用在微處理器，記憶體和通訊積體電路等以做為時脈產生器。早期較注重於資料處理速度，故所研究的方向已加快鎖定與高頻輸出為主，而現今快鎖與高頻輸出技術已經成熟，大家開始重視輸出的訊號品質，故目前鎖相迴路與延遲鎖相迴路的研究重點在於改善輸出訊號的品質。鎖相迴路與延遲鎖相迴路在設計上會使用充電泵做充放電動作，但充電泵會因PMOS與NMOS電晶體特性不匹配、製成參數飄移、操作溫度等等因素造成充放電端輸出電流不匹配問題，此現象會造成電路在鎖定後參考訊號與輸出訊號有固定相位誤差，同步性較差。故我們將針對電流不匹配問題做相關研究，增加輸出訊號的同步性，改善訊號品質。本計畫將分為兩年，第一年將使用正反器的保持時間(hold-time)特性設計一個具有快速鎖定和校正相位誤差的延遲鎖相迴路；第二年利用正反器的準備時間(setup-time)性設計一個可抑制突波且具校正相位誤差的鎖相迴路。
Project IDs
系統編號:PB10108-2808
原計畫編號:NSC101-2221-E182-077
原計畫編號:NSC101-2221-E182-077
| 狀態 | 已完成 |
|---|---|
| 有效的開始/結束日期 | 01/08/12 → 31/07/13 |
Keywords
- 電子電機工程
- 鎖相迴路
- 延遲鎖相迴路
- 電流不匹配
- 準備時間
- 保持時間
- D型-正反器
指紋
探索此研究計畫-專案觸及的研究主題。這些標籤是根據基礎獎勵/補助款而產生。共同形成了獨特的指紋。