研究計畫-專案詳細資料
摘要
本計畫的目的是要設計高能量運用效率的記憶體系統,以低耗能提供大容量的儲存空間。基本設計構想是對 RAM 實施 power gating,同時在以大量的非揮發性記憶體作為 RAM 的 retention 空間。針對此硬體架構,關鍵議題是提出最佳化編譯技術,以插入 power-gating 指令並決定應開啟的 RAM 儲存空間大小。做為一個三年計畫,規劃的研究議題包括:-1發展程式切割編譯器最佳化演算法,-2推導解析模型,以求取最佳記憶體組態,以及-3建立 hybrid memory 功耗模擬模型以進行效能驗證。在第一年計畫結束的此時,我們已順利完成程式切割編譯器最佳化演算法,其特色是以 loop 為核心進行切割。此演算法利用 profiling 資訊切割應用程式,並在提升資源利用效率與降低 power-gating overhead 二者之間獲得均衡。實驗結果證明此種切割方式能有效提升能量利用效率。此項研究成果已獲得 IEEE Transactions on VLSI Systems 接受發表。此項研究成果使得我們能建立通用的最佳化平台,針對大量同質性的 power-gated 硬體資源進行量化的管理。基於此項研究結果,我們將構思後續研究計畫,以完成具備能量效益的記憶體系統設計。
Project IDs
系統編號:PB10408-5747
原計畫編號:MOST104-2221-E182-002
原計畫編號:MOST104-2221-E182-002
狀態 | 已完成 |
---|---|
有效的開始/結束日期 | 01/08/15 → 31/07/16 |
Keywords
- 資訊工程--硬體工程
指紋
探索此研究計畫-專案觸及的研究主題。這些標籤是根據基礎獎勵/補助款而產生。共同形成了獨特的指紋。