混合式記憶體與程序排程之設計與效能優化

子計畫二「混合式記憶體與程序排程之設計與效能優化」為一項三年期計畫，著眼於現今異質記憶體技術之發展，如：暫存記憶體（Scratchpad Memory）的可程式化控制且快速存取之特性、非揮發性記憶體（Non-Volatile Memory）低耗電高密度且可隨機存取之優勢，本計劃將由異質記憶體架構切入討論實務使用非揮發性記憶體之效能與功耗優化。第一年首先分析非揮發性記憶體與SRAM、DRAM、快閃記憶體各式組合之適用性，並設計對應之系統規劃與效能分析平台，於其中我們考慮非揮發性記憶體可同時用為主記憶體與儲存裝置，而在此類異質記憶體與儲存裝置架構下，工作的排程執行與記憶體的使用行為將有可能產生交互影響，因此在第一年中建立的效能分析機制與平台將可用於釐清系統整體效能改善的癥結，有助於後續研究，而當工作初始化之載入時間可被進一步縮短，系統亦更具有彈性可以於休眠與運行之狀態中切換。但非揮發性記憶體除了有上述之優勢，也有相對應的技術缺點，因此第二年中我們將會針對作業系統以及常用的幾項資料結構下手，考慮非揮發性記憶體在寫入資料時較為費時且耗電，進而減少寫入之次數並改良資料寫入之方法，同時我們新設計的資料結構也必須同時考慮到非揮發性記憶體具有寫入次數限制，而顯然傳統作業系統管理主記憶體（Main Memory）之策略並不適用於非揮發性記憶，因此我們的演算法將會透過資料結構的改動，在每次寫入中盡可能減少位元反轉（Bit Flips）的次數。而最後與系統效能一體兩面的是系統功耗，因此第三年計畫將基於本團隊省電設計之成果與知識技術背景，開發出運用非揮發性記憶體特性設計之省電記憶體配置，並搭配對應之省電工作排程技術達到系統整體功耗最低之效果，於此議題中我們將考慮兩種逐漸成形的異質記憶體與儲存裝置架構：用於行動運算環境之架構，其中包含DRAM、非揮發性記憶體、與快閃記憶體；用於極度省電之小型裝置的架構，其中只有SRAM與非揮發性記憶體，於此類架構下非揮發性記憶體中之資料可選擇直接於其中執行使用或是先行載入至SRAM或DRAM中，而如何平衡動態效能、系統可靠度、系統省電將是極具挑戰之研究議題。最後我們也預計結合總計畫之資源將系統雛型與省電演算法於Intel 3D XPoint與Xilinx Zynq UltraScale+ ZCU10平台上做驗證。

系統編號:PB10901-3470
原計畫編號:MOST107-2221-E182-012-MY3