使用新型介面層技術應用電阻式記憶體轉態特性之改善

根據ITRS對於次代元件大量量產的需求，像是奈米微縮(＜100nm)的非揮發性記憶體元件要有著低電壓(＜3V)和低電流(~1uA)，快速寫入(＜50ns)及抹除(＜50ns)資料，高揮發性(＞10年)，高耐久度(＞108 cycles)，高重複能力和穩定度，和與CMOS製程相容的能力，這些都是相當重要的考量因素。在我們日常生活中，可攜帶式記憶元件像是數位相機，錄影機，手機，個人數位輔助，iPOD，可攜式高品質筆記型電腦，高速電腦，及光碟機等都會一直用到。有著高速及高非揮發記憶體的低操作功率電子產品一直被消費者所需求。我們也知道現今浮動閘極記憶體元件已應用於45nm 的可攜式電子產品。根據英代爾的發表，此種浮動閘極記憶體元件可被微縮至32nm。而根據旺宏的研究，多晶矽-氧化層-氮化矽-氧化層-矽(SONOS)電荷陷捕記憶元件則很難被微縮至45nm。因此，其中一種解決微縮非揮發性記憶體元件的方法便是使用電阻式記憶體，而許多公司機構像是台灣的旺宏，韓國的三星，德國的奇夢達，美國的飛索，日本的夏普及NEC和索尼等都在研究此種電阻式記憶體。由於電阻式記憶體的轉態機制尚未確定及製程上的因素，所以目前對掌握穩定的轉態仍有難度。為了要克服這些問題，我們運用新的方式於電阻式記憶體，在此我們使用介面層於元件中，如此不但能改善電極與固態電解層之間的附著力，也可改善一些電子特性，像是一致性，穩定的電阻態，強的銅鍊形成於電阻層中等。在本研究中，我們將會著重在高介電氧化鉭或氧化釓或固態電解層和新型鈦或釤的介面層。而單個氧空缺鍊或金屬銅鍊將可被形成於介面層中。一個新的非揮發性記憶體元件的計劃有著鈦或釤的介面層應用於高介電層中銅橋的形成將被設計與製作出來以運用在次世代的大量產品。此種電阻式記憶體可被操作在極低的電壓和電流，高速的寫入和抹除資料，以及有著高度非揮發性和一致性。利用這些新記憶元件的觀念，我們此種介面層的了解與製作的方法將在下面逐一說明。第一部份：使用鈦或釤的金屬介面層應用於高介電層氧化鉭或氧化釓中的電阻式記憶體元件之製程方式1. 設計與研究使用氧化銥或白金為電極於高介電氧化鉭或氧化釓的小通道(~0.2um)電阻式記憶體元件。這些高介電層將利用濺鍍或電子束的方式沉積。2. 評估電阻式記憶體的特性，像是電流－電壓圖，耐久度，保持度。3. 改變高介電層的厚度以得到電阻轉態機制。4. 利用氧化銥/鈦(或釤)/氧化鉭(或氧化釓)/鎢的結構來設計並製作新型電阻轉態記憶體。5. 改變鈦或釤的厚度來得到較好的特性，像是更強的單一氧空缺鍊或更多的氧。6. 研究非揮發性電阻記憶元件的熱穩定度。7. 製作有著小通道電阻記憶元件＜100nm。8. 獲得好的記憶體結構，量測，與了解於奈米(22nm)等級電阻記憶體。9. 了解與釐清電阻式記憶體的機制。10. 控制單一鍊著形成於新型金屬氧化鈦或氧化釤的介面層中。11. 使用電晶體來完成電阻式元件。12. 評估記憶體電路和多階記憶的應用。13. 與合作公司設計並製作1Kb記憶體電路。14. 此元件可被使用於低操作電壓和電流，並且有著極快速的奈米等級非揮發性記憶體元件。15. 此元件可被應用於低於22nm技術。第二部份：使用鈦或釤的新型金屬介面層於形成銅鍊在高介電氧化鉭或氧化釓固態電解層中1. 使用0.2um小通道來設計與製作銅鍊於高介電氧化鉭或氧化釓固態電解層中。2. 評估記憶體轉態特性，像是電流－電壓圖，耐久度，保久度等。3. 評估鋁/銅/氧化鉭或氧化釓/鎢此結構的熱穩定度。4. 使用鈦或釤介面層於鋁/銅/氧化鉭或氧化釓/鎢此結構的新型導電橋式記憶體。5. 評估記憶體轉態特性。6. 改變鈦或釤介面層的厚度。7. 使用不同退火溫度來了解較好的記憶元件。8. 研究穩定轉態特性。9. 透過小通道(＜100nm)來研究新型高介電固態電解層。10. 研究單一銅鍊於鈦或釤介面層的形成。11. 量測與了解使用新型介面層方式的奈米(~22nm)等級記憶體特性。12. 與台灣當地公司設計與製作1Kb陣列電路。13. 了解記憶體電路產品，並加入台灣當地電子公司。14. 此種電阻式記憶體電路可有著極低的電壓和電流，高度的非揮發度，並且可用於小於22nm技術。15. 此元件可運用在多階記憶應用。16. 我們相信在我們大量努力下，我們可獲得相當好的成果，並且對於次世代大量產品的製造有著很大的幫助。17. 透過介面層的技術去控制穩定的轉態，這將是很吸引人但極富挑戰的任務。表 C011

系統編號:PB9808-2406
原計畫編號:NSC98-2221-E182-052-MY3