電漿浸沒注入技術於矽晶半導體絕緣層與奈米晶體記憶元件之特性改善

  • Lai, Chao-Sung (PI)
  • Lee, Benjamin Tien-Hsi (CoPI)

研究計畫: 國家科學及技術委員會(原科技部) 國家科學及技術委員會學術補助

研究計畫-專案詳細資料

摘要

由於絕緣層上矽晶圓(SOI) 可以明顯的改善寄生電容效應、抑制短通道效應、以及漏電流(Ioff),因此已經引起國際最先進研究機構爭相發展的重點,以SOI 為基本的元件設計加上一些關鍵技術,可以大大降低元件的漏電流,降低元件的寄生電容,使得元件的消耗功率降低,速度提昇,對於電路的應用與功能提昇,提供了一具體的解決之道。現今SOI 的製程時間無論是SIMOX 或是Ion-Cut 都與晶圓的面積成正比,所以當未來的晶圓面積愈大時,所消耗的成本就愈大。PIII 的製程可改善這個缺點,然而PIII 因為在製程中無法選擇性的離子佈值,造成SOI 有嚴重的均勻度問題,且在製作SOI 晶圓的過程中,晶圓的鍵結是關鍵的技術之一,而SOI 薄膜的品質好壞將影響元件的電性行為。本計劃提出三個方向來製造與改善並量測SOI 的均勻度:(1) 利用雜質預先植入方式改善晶圓表面粗糙度:氫的擴散及聚集與晶格損傷有密切的關係,藉著先加入離子佈植之提供之晶格損傷,藉此得到較陡峭的氫離子分佈情形,進而改善表面矽的均勻度;我們先值入某種離子(如:Si, Ge,Ar…等等),在預先設定的深度可得到一濃度的峰值,接著在利用PI3 值入氫離子,基於氫離子的擴散特性,諸如H2+, H+和H3+等離子皆會擴散至先前的濃度峰值處,利用此原理可更容易控制矽層的厚度(2) 利用PIII 技術改善晶圓之表面鍵結能量:此部份分析矽晶圓表面及SiO2 表面經過PIII 離子電漿處理後之表面變化情形,藉由表面的摻雜而改變表面的能量,使晶圓的表面在鍵結時能夠有較強的吸附能力,另外,因為不同的電漿種類會有不同的表面反應,故此研究重點就是在於對多種的離子電漿化處理後的表面分析。(3) 利用PIII 雜質植入方式使奈米晶體鈍化:此部份將使用PIII 電漿的功能,在奈米晶體的表面做電漿的處理,並分別在不同的儲存電荷層做電漿化的處理,第一部分是在矽或是矽鍺奈米晶體上做N 或是F 的電漿處理,觀察其對奈米晶體表面的變化。第二部份是利用高介電係數材料所形成之奈米晶體來做分析,同樣在其表面做電漿化的處理,觀察其電荷捕捉的效應。

Project IDs

系統編號:PB9706-2042
原計畫編號:NSC97-2623-7182-001-NU
狀態已完成
有效的開始/結束日期01/01/0831/12/08

Keywords

  • 電子電機工程
  • 絕緣層上矽晶圓
  • 浸入式電漿離子佈植
  • 表面能量
  • 奈米晶體

指紋

探索此研究計畫-專案觸及的研究主題。這些標籤是根據基礎獎勵/補助款而產生。共同形成了獨特的指紋。