嵌入式生理檢測訊號系統的SoC晶片設計---子計畫四生理檢測訊號系統晶片的整合設計與系統測試(III)

本計晝所屬之整合型計晝，目標為設計一個生理檢測訊號系統SoC晶 片，此晶片為一嵌入式系統，以ARM 922T處理器為其核心處理器。子計劃四將負責此SoC晶片的系統電路的整合設計和相關系統韌體的 開發。並且，我們也將研究有關SoC設計中所需之測試方法與可測性設計： 將針對P1500建議之周邊測試電路，建立以掃描基礎(Scan-based)的系統單 晶片可測試設計，和設計測試存取機制(TAM)及周邊循序控制電路(WSC)， 並運用AMBA匯流排進行平行測試與可測性設計。茲將子計劃四的研究要 點分述如下：一、生理檢測訊號系統晶片的系統電路整合設計：子計劃四負責此SoC的系統電路單元的設計與整合。包括AHB匯流排 仲裁器(Bus Arbiter)、AHB匯流排轉APB匯流排的橋接器(AHB-APB Bridge)、GPIO (General Purpose Input Output)介面單元、LCD 控制器、 UART、Baseband介面單元、中斷控制器（Interrupt Controller)、計時器 (Timer)、測試介面控制器(Test Interface Controller TIC)、記憶體控制器等電 路單元的整合設計。並與其他子計晝（如子計晝一之A/D Converter)之電 路作整合。二、系統架構的規劃與系統韌體的設計：子計劃四負責此SoC的系統架構規劃，包括系統記憶體空間映射規 劃、I/O規劃、中斷向量表格等。子計劃四亦負責此SoC的系統韌體的開發， 包括特殊的Interrupt Service Routine和BIOS等韌體的撰寫。三、生理檢測系統SoC整合之測試與可測性設計：此計晝之測試及可測性設計部份，將針對P1500建議之周邊測試電路， 進行如下之設計：(1)建立以掃描基礎(Scan-based)的糸統早晶片可測試設計：將核心電路加入 掃描鏈，以類似IEEE P1500的架構，設計周邊電路元件、周邊指令暫存 器等，減少指令暫存器的寬度，除減少測試時間及電路面積外，也包括 降低功率消耗等設計之目標。(2)設計測試存取機制(TAM)及周邊循序控制電路(WSC)：以雛菊花鏈(Daisy Chain)為基礎，設計測試存取機制，修改連接核心電路的部分，加入解 碼器以控制待測子電路，此外並設計此部份使具有可重用性及階層式設 計之特性。(3)運用AMBA匯流排進行平行測試與可測性設計：產出各個内嵌電路的測 試圖樣及可測試性設計，並對AMBA所經電路進行修改，實現測試圖樣 經由糸統匯流排平行傳送之目的，開發其中轉換測試圖樣之程式。

系統編號:PB9308-5077
原計畫編號:NSC93-2220-E182-005