應用於多核心微處理器之串流資料平行運算機制之研究

諸多的嵌入式或行動裝置都支援多媒體影音功能，而這些功能都強調streaming data運算的效能需求，例如：VoIP、IPTV、UTM等。為了滿足上述應用服務的效能需求，微處理器的架構也不斷地推陳出新。多核心微處理器(Multi-core microprocessors) 即是提高效能的新趨勢之一。本計劃為期兩年，將以第一年的時間，深入探討streaming data的運算特性與多核心微處理器架構的關連性，並設計管線化切割演算法與電源控制機制。我們預計的作法是把微處理器中的multi-cores視為pipeline datapath，則各個core的角色就如同pipeline stage內的function unit。同時，將streaming data的運算依據管線化原則切割成數個程式區塊，每一個程式區塊都對應到一個core中執行，則streaming data輸入微處理器時，就可遵循管線化的流程(pipelining)完成運算並輸出。在降低系統功率的設計方面，我們假設微處理器提供雙重電壓，且處理器中各核心的運算速度(時脈)與其供應電壓成正比。當streaming data的運算依據前面提過的管線化原則被切割並對應到各核心時，每一個core的工作量不一定均等。當一個core的工作量低於一預設值時，便應調低其供應電壓來降低時脈。反之，工作量高之core則供應高電壓全速執行運算。這樣做的目的是即使各core分配到的工作量不均等，但經過時脈調整後，各core的執行時間可以趨於均衡，使streaming data流經該管線時能發揮最大的產能並降低系統功率。本計劃第二年的重點是以UTM(Unified Threat Management)應用程式為實例，根據計畫第一年之理論基礎將UTM相關之應用程式移植到現有的多核心微處理器開發平台上，以驗證演算法之功能性與實用性。我們將利用現有之程式開發平台發展上述之各項演算法，以硬體描述語言實作電源供應機制，並且透過完整之多核心微處理器平台進行系統模擬與驗證。本計畫可以培養研究生從軟硬體共同設計的分工原則，對於多核心微處理器架構和UTM程式結合的應用系統有更深的瞭解。預期可以提昇學術研究、國家發展及其他在計算機架構與網路應用領域的研究能量。

系統編號:PB9609-4077
原計畫編號:NSC96-2221-E182-011