跳至主導覽 跳至搜尋 跳過主要內容

串流運算在多核心微處理機上之低電耗管線運算機制開發與實例應用

研究計畫: 國家科學及技術委員會(原科技部) 國家科學及技術委員會學術補助

研究計畫-專案詳細資料

摘要

諸多嵌入式或行動裝置都支援多媒體影音功能,而這些功能都強調串流式資料運算的效能需求,例如:VoIP、IPTV、UTM 等。為了滿足上述應用服務效能需求,微處理器的架構也不斷地推陳出新。多核心處理器(Multi -processors) 即是提高效能的新趨勢之一。本計劃為期三年,將以第一年的時間,深入探討串流式資料的運算特性與多核心微處理器架構的適用性,並設計低電耗機制讓微處理器節省處理資料時所需的電耗。我們預計的作法是把多核心處理器視為一條運算管線,而每個硬體核心的角色就如同pipeline stage 內的function unit。同時,將串流式資料的運算依據管線化原則切割成數個程式區塊,每一個程式區塊都對應到一個硬體核心中執行。當串流式資料輸入多核心處理器時,就可遵循管線化的流程(pipelining)完成運算並輸出。在降低系統功率的設計方面,我們假設微處理器提供雙重電壓,且各處理器的運算速度(時脈)與其供應電壓成正比。當streaming data 的運算依據前面提過的管線化原則被切割並對應到各硬體核心時,每一個硬體核心的工作量不一定均等。當一個硬體核心的工作量低於一預設值時,便應調低其供應電壓來降低時脈。反之,工作量高之處理器則供應高電壓全速執行運算。這樣做的目的是即使各硬體核心分配到的工作量不均等,但經過時脈調整後,各處理器的執行時間可以趨於均衡,使串流式資料流經該管線時能發揮最大的產能並降低系統功率。在第二年中,我們擬完成實驗平台的建置並選定video-surveillance streaming application做為第一個應用對象。實驗平台將利用多重FPGA擴充模組來模擬多核心之基本功能,再利用現有開發套件開發各硬體模組之IP。透過PC-based的主控台將各模組連結,負責各模組之程式碼載入、狀態監控、效能/耗能量測等工作。而在video-surveillance streaming application方面,則選定銀髮族居家照護中最為迫切需要的跌倒意外影像偵測服務作為應用標的。所以本階段的研究重點是整合多重FPGA擴充模組以建構出軟硬體協同設計之實驗環境,並利用pipelining video-surveillance的技術來實作銀髮族跌倒意外影像偵測系統之雛形設計。其中,由於該系統可能需同時外接多部攝影機並建構在戶外或室內等嵌入式環境中,因此系統必須具備節能之功能。本計畫第三年之研究重點在於將UTM應用程式編譯為可在多核心處理器硬體架構上執行之程式執行碼。研究課題是針對UTM各應用程式之運算特性進行結構性分析,並根據多核心處理器架構切割封包運算/處理流程,使作業系統可對各運算線程進行最佳化管線排程,以加速封包處理速度。最後根據多核心處理器之指令集架構與硬體加速功能產生程式執行碼。透過完整之多核心微處理器實驗平台我們可以進行完整系統實作與驗證。本計劃可以培養研究生從軟硬體共同設計的分工原則,除了對於多核心為處理器架構以及個別應用系統的開發有更深入的了解,也可以提升計算機系統架構在銀髮族照護產業與網路應用領域的研發能量。

Project IDs

系統編號:PB9709-1907
原計畫編號:NSC97-2221-E182-031
狀態已完成
有效的開始/結束日期01/08/0831/07/09

Keywords

  • 資訊工程--硬體工程
  • 多核心微處理器
  • 串流式資料運算
  • 管線化排程
  • 影像監控串流
  • 網管封包串流

指紋

探索此研究計畫-專案觸及的研究主題。這些標籤是根據基礎獎勵/補助款而產生。共同形成了獨特的指紋。