開發模擬LTE-Advanced及WiMAX-Advanced異質網路所需的ns-3模擬器模組

此三年期研究計畫「設計具能源效率的毫微米波無線MTCMOS晶片網路架構來提升快取記憶體效率與一致性」，將針對設計RRH超級基地台所需的超級晶片，在快取記憶體上會遭遇到的瓶頸問題，進行全新的設計與研究。為了解決超級基地台複雜、大量、多任務等工作需求，多項工作如品質保證排程器(QoS Scheduler)、換手機制(包括同質網路換手與異質網路換手)、封包封裝與分割等，皆需要使用大量的運算以及平行處理的能力，以完成RRH超級基地台的任務。這些需求皆需透過大量記憶體的支援，來完成這個任務。因此，本子計畫將分三年，就多處理器以及多核心單晶片中，改善快取記憶體的效率進行研究。在第一年裡，我們就快取資料的共享以及存取方式，針對當某個快取記憶體發生讀取失敗後，為了避免僅考量區域快取資料的取代缺點，而採用評估周圍Core的狀態，去選擇最適合擺放的Core之位置，以求得最佳解的演算法研究。第二年，我們針對在多核心架構下，提出使用無線傳輸器，來解決快取一致性問題。依據Sub-THz無線的特性，我們設計出兩套軟硬體架構，來縮短快取一致性所需花費的時間。同時搭配兩套演算法，兩步驟交握以及四步驟交握方式，以無線廣播之方式，來進行快取資料更新，以求得最佳效率。同時為了解決廣播傳輸，無法回傳ACK的問題，我們提出以不同coding回覆方式，來做到可靠性傳輸。第三年，我們考慮到電能效率的問題，而使用MTCMOS來設計無線路由器，來進行雙傳送器與單傳送器的切換，並使用一套全新的省電演算法，以降低晶片所需的最大電力。

系統編號:PB10207-1925
原計畫編號:NSC102-2221-E182-032