跳至主導覽 跳至搜尋 跳過主要內容

一種快速運算含電阻迴路之高速積體電路RLC互連線路系統動差之方法

  • Wu-Shiung Feng (Inventor)
  • , Chia-Chi Chu (Inventor)
  • , MINGHONG LAI (Inventor)
  • , HERNG-JER LEE (Inventor)

研究成果: 專利

摘要

本發明提供一種快速運算含電阻迴路之高速積體電路RLC互連線路系統動差之方法,尤指一種於高速超大型積體電路中,對於包含電阻迴路的集總式線路,快速計算動差的工具。本發明所提出之演算法,可計算包含電阻、電容、電感與電導的線路上的訊號延遲,應用撕裂技巧的概念,將集總式線路分割成兩部份,分別為生成樹及數個電阻鏈路。對於線路上系統動差的決定,可分別從樹狀結構及其對應的鏈路求得後,應用重疊原理及置換原理逐一更新。本發明結合傳統的動差運算演算法及簡化循序二元決定圖,所提出之技術將可有效計算包含電阻迴路線路之系統動差。
貢獻的翻譯標題METHOD OF MOMENT COMPUTATION IN RLC INTERCONNECTS OF HIGH SPEED VLSI WITH RESISTOR LOOP
原文繁體中文
專利號I276981
IPCG06F 17/50(2006.01)
出版狀態已出版 - 21 03 2007

文獻附註

公開公告號: I276981
Announcement ID: I276981

指紋

深入研究「一種快速運算含電阻迴路之高速積體電路RLC互連線路系統動差之方法」主題。共同形成了獨特的指紋。

引用此