摘要
本發明提出一種快速決定高速超大型積體電路時鐘樹上各緩衝器種類的方法,不僅可配合現有的時鐘樹合成設計流程,迅速決定適合之緩衝器種類,以保證時鐘延遲維持最小且時鐘歪曲率可以符合時序設計規範。時鐘樹合成設計流程中,緩衝器種類的選擇,將於傳統晶片設計流程中時鐘樹之實體繞線與緩衝器插入兩步驟之後執行。此時輸入的資訊包括時鐘樹電網排線表列、時鐘樹中各段線路的電性參數與各種類緩衝器的時序資料庫,以供計算時鐘樹的線路延遲與緩衝器延遲。接著建立路徑延遲與時鐘延遲的運算架構,作為本發明決定緩衝器種類的基本模組。透過本發明所提出的快速決定緩衝器種類之電路合成工具,最後輸出更新後能維持最小時鐘延遲並符合時鐘歪曲率設計規範的時鐘樹電網排線表列。
貢獻的翻譯標題 | Method and apparatus for rapidly selecting types of buffers which are inserted in the clock tree for high-speed VLSI design |
---|---|
原文 | 繁體中文 |
專利號 | 197788 |
IPC | G06F 17/50(2006.01) |
出版狀態 | 已出版 - 21 02 2004 |
文獻附註
公開公告號: 576997.0Announcement ID: 576997.0