| 貢獻的翻譯標題 | Sub/Near-Threshold Voltage Bit-Serial Column-Parallel SIMD Accelerator Design and Implementation |
|---|---|
| 原文 | 繁體中文 |
| 監督員/顧問 |
|
| 出版狀態 | 已出版 - 2015 |
| 對外發佈 | 是 |
引用此
- APA
- Author
- BIBTEX
- Harvard
- Standard
- RIS
- Vancouver
次/近臨界電壓之位元序列行並列單指令多資料加速器設計與實現
- 吳秉宸
研究成果: 論文類型 › 碩士論文
研究成果: 論文類型 › 碩士論文
| 貢獻的翻譯標題 | Sub/Near-Threshold Voltage Bit-Serial Column-Parallel SIMD Accelerator Design and Implementation |
|---|---|
| 原文 | 繁體中文 |
| 監督員/顧問 |
|
| 出版狀態 | 已出版 - 2015 |
| 對外發佈 | 是 |