| 貢獻的翻譯標題 | Clock Skew Scheduling and Optimization for Large-Scale Digital Synchronous Circuits |
|---|---|
| 原文 | 繁體中文 |
| 監督員/顧問 |
|
| 出版狀態 | 已出版 - 2005 |
| 對外發佈 | 是 |
引用此
- APA
- Author
- BIBTEX
- Harvard
- Standard
- RIS
- Vancouver
超大型數位積體電路之同步電路時脈偏移量排程與最佳化設計
- 張兆凱
研究成果: 論文類型 › 碩士論文
研究成果: 論文類型 › 碩士論文
| 貢獻的翻譯標題 | Clock Skew Scheduling and Optimization for Large-Scale Digital Synchronous Circuits |
|---|---|
| 原文 | 繁體中文 |
| 監督員/顧問 |
|
| 出版狀態 | 已出版 - 2005 |
| 對外發佈 | 是 |