電阻式記憶體感測元件

Jer-Chyi Wang; Chao-Sung Lai; YU-REN YE

電阻式記憶體感測元件

Jer-Chyi Wang (Inventor), Chao-Sung Lai (Inventor), YU-REN YE (Inventor)

電子工程學系(含學碩博士班)

研究成果: 專利

摘要

本發明揭露一種電阻式記憶體感測元件，包含:第一電極;絕緣層，具有第一凹槽設置在第一電極上;電阻轉換層，設置在絕緣層之一表面及在第一凹槽之一內表面上以形成一第二凹槽;第二電極，設置在絕緣層及第二凹槽內;感測薄膜，設置在第二電極上且具有一第三凹槽以曝露出第二電極之部份表面;以及一光阻層，設置在該感測薄膜上且具有第四凹槽以曝露出該感測薄膜之部份表面及一第五凹槽係對準於該第二凹槽以曝露出該第二電極之部份表面。

貢獻的翻譯標題	RESISTIVE RANDOM-ACCESS MEMORY SENSOR ELEMENT
原文	繁體中文
IPC	H01L 45/00(2006.01); G11C 13/00(2006.01); H01L 21/8239(2006.01)
出版狀態	已出版 - 16 10 2014

文獻附註

公開公告號: 2.01440273E8
Announcement ID: 2.01440273E8

引用此

@misc{8ed7d0a6fdc045779af45102f7108f7e,

title = "電阻式記憶體感測元件",

abstract = "本發明揭露一種電阻式記憶體感測元件，包含:第一電極;絕緣層，具有第一凹槽設置在第一電極上;電阻轉換層，設置在絕緣層之一表面及在第一凹槽之一內表面上以形成一第二凹槽;第二電極，設置在絕緣層及第二凹槽內;感測薄膜，設置在第二電極上且具有一第三凹槽以曝露出第二電極之部份表面;以及一光阻層，設置在該感測薄膜上且具有第四凹槽以曝露出該感測薄膜之部份表面及一第五凹槽係對準於該第二凹槽以曝露出該第二電極之部份表面。",

author = "Jer-Chyi Wang and Chao-Sung Lai and YU-REN YE",

note = "H01L 45/00(2006.01); G11C 13/00(2006.01); H01L 21/8239(2006.01)",

year = "2014",

month = oct,

day = "16",

language = "繁體中文",

type = "Patent",

}

TY - PAT

T1 - 電阻式記憶體感測元件

AU - Wang, Jer-Chyi

AU - Lai, Chao-Sung

AU - YE, YU-REN

N1 - 公開公告號: 2.01440273E8 Announcement ID: 2.01440273E8

PY - 2014/10/16

Y1 - 2014/10/16

N2 - 本發明揭露一種電阻式記憶體感測元件，包含:第一電極;絕緣層，具有第一凹槽設置在第一電極上;電阻轉換層，設置在絕緣層之一表面及在第一凹槽之一內表面上以形成一第二凹槽;第二電極，設置在絕緣層及第二凹槽內;感測薄膜，設置在第二電極上且具有一第三凹槽以曝露出第二電極之部份表面;以及一光阻層，設置在該感測薄膜上且具有第四凹槽以曝露出該感測薄膜之部份表面及一第五凹槽係對準於該第二凹槽以曝露出該第二電極之部份表面。

AB - 本發明揭露一種電阻式記憶體感測元件，包含:第一電極;絕緣層，具有第一凹槽設置在第一電極上;電阻轉換層，設置在絕緣層之一表面及在第一凹槽之一內表面上以形成一第二凹槽;第二電極，設置在絕緣層及第二凹槽內;感測薄膜，設置在第二電極上且具有一第三凹槽以曝露出第二電極之部份表面;以及一光阻層，設置在該感測薄膜上且具有第四凹槽以曝露出該感測薄膜之部份表面及一第五凹槽係對準於該第二凹槽以曝露出該第二電極之部份表面。

M3 - 專利

ER -

電阻式記憶體感測元件

摘要

文獻附註

指紋

引用此