A 3.3V 1GHz low-latency pipelined booth multiplier with new Manchester carry-bypass adder
Hwang Cherng Cho*, I. Chyn Wey
*此作品的通信作者
研究成果: 期刊稿件 › 會議文章 › 同行評審
7
引文
斯高帕斯（Scopus）