| 貢獻的翻譯標題 | PLL phase-locked loop with four-phase output and low jitter |
|---|---|
| 原文 | 繁體中文 |
| 監督員/顧問 |
|
| 出版狀態 | 已出版 - 2025 |
| 對外發佈 | 是 |
引用此
- APA
- Author
- BIBTEX
- Harvard
- Standard
- RIS
- Vancouver
PLL鎖相迴路具有四相位輸出與低抖動
- 蘇威全
研究成果: 論文類型 › 碩士論文
研究成果: 論文類型 › 碩士論文
| 貢獻的翻譯標題 | PLL phase-locked loop with four-phase output and low jitter |
|---|---|
| 原文 | 繁體中文 |
| 監督員/顧問 |
|
| 出版狀態 | 已出版 - 2025 |
| 對外發佈 | 是 |